專利名稱:消除運算放大器偏移電壓的運算放大器驅動電路的制作方法
技術領域:
本發(fā)明涉及一種運算放大器驅動電路,具體說,涉及一種消除運算放大器偏移電壓的運算放大器驅動電路。
背景技術:
一般薄膜晶體管液晶顯示器(Thin Film Transistor liquid crystal display,TFT-LCD)的源極驅動器(Source Driver)的輸出電壓都是由運算放大器(Operational Amplifier)所驅動。因此,運算放大器的偏移電壓(offset voltage)會影響源極驅動器的輸出電壓。而運算放大器會因制造工藝的關系,造成每個運算放大器所輸出的偏移電壓不相同,進而影響到液晶顯示器的色彩品質。因此,消除該偏移電壓是源極驅動器必須解決之問題。
圖1A是現(xiàn)有技術的運算放大器消除偏移電壓的運算放大器驅動電路。如圖1A所示,該運算放大器驅動電路10包含三個開關11、12與13、電容14、以及運算放大器15。輸入信號Vin經由開關11后輸入至運算放大器15的正輸入端。該輸入信號Vin另外經由開關12與13后輸入至運算放大器15的負輸入端。電容14連接于運算放大器15的正輸入端以及開關12與13的連接點。而且,運算放大器15的輸出端反饋到負輸入端。該運算放大器驅動電路10的運作分為兩個階段,第一階段為偏移電壓取樣階段,第二階段為偏移電壓保持階段。
圖1B示出圖1A的運算放大器驅動電路的偏移電壓取樣階段的開關狀態(tài),而圖1C示出圖1A的運算放大器驅動電路的偏移電壓保持階段的開關狀態(tài)。如圖1B所示,在偏移電壓取樣階段時,開關11與13導通(Turned ON),開關12斷路(Turned OFF)。因此,運算放大器15的偏移電壓會儲存在電容14的兩端。而如圖1C所示,在偏移電壓保持階段時,開關11與13斷路,開關12導通。因此,儲存在電容14兩端的電壓值會與運算放大器15的偏移電壓抵消,使運算放大器15的輸出端電壓Vout與輸入電壓Vin相同。
但是,上述技術需要輸入電壓直接去對電容進行充電,因此輸入信號的驅動能力需要足夠才能夠實現(xiàn)。當輸入信號的驅動能力不夠時,上述技術的效果將不理想且會影響反應速度。
發(fā)明內容
有鑒于上述問題,本發(fā)明所解決的技術問題是提供一種可消除運算放大器的偏移電壓且不需由輸入信號直接對電容充電的運算放大器驅動電路。
本發(fā)明的技術方案如下一種消除運算放大器偏移電壓的運算放大器驅動電路,包括具有斬波器的運算放大器,該運算放大器具有第一輸入端、第二輸入端以及輸出端;第一開關,具有第一端和第二端,其中該第一端接收輸入電壓,且該第二端連接至所述運算放大器的所述第一輸入端;第二開關,連接于所述運算放大器的第一輸入端與所述運算放大器的輸出端;第三開關,連接所述運算放大器的第二輸入端與所述運算放大器的輸出端;以及電容,連接于所述運算放大器的第二輸入端與電源地;其中在輸入電壓儲存階段時,所述第一開關與所述第三開關導通、所述第二開關斷路、所述第一輸入端切換為正輸入端以及所述第二輸入端切換為負輸入端;而在輸出電壓階段時,所述第一開關與所述第三開關斷路、所述第二開關導通、所述第一輸入端切換為負輸入端以及所述第二輸入端切換為正輸入端。
優(yōu)選的,所述具有斬波器的運算放大器由控制信號控制所述第一輸入端與所述第二輸入端作正輸入端與負輸入端的切換。
優(yōu)選的,所述具有斬波器的運算放大器包含第一晶體管、第二晶體管、第三晶體管和第四晶體管、電流源、輸出放大級、第四開關、第五開關、第六開關和第七開關;
其中,該第一晶體管和該第二晶體管的漏極相接,該第三晶體管和該第四晶體管的漏極相接,該第一晶體管和該第三晶體管的柵極相接,該第一晶體管的漏極通過該第四開關耦接該第三晶體管的柵極,該第一晶體管的柵極通過該第五開關耦接該第三晶體管的漏極,該第一晶體管的漏極通過該第六開關耦接該輸出放大級的輸入端,該輸出放大級的輸入端通過該第七開關耦接該第三晶體管的漏極,該第二晶體管的源極與該第四晶體管的源極通過該電流源耦接至地,該第四晶體管的柵極為第一輸入端,該第二晶體管的柵極為第二輸入端;當該第四開關和該第七開關導通、且該第五開關和該第六開關斷路時,該第一輸入端為正輸入端而該第二輸入端為負輸入端;當該第四開關和該第七開關斷路、且該第五開關和該第六開關導通時,該第一輸入端為負輸入端而該第二輸入端為正輸入端。
優(yōu)選的,該電路作為薄膜晶體管液晶顯示器的源極驅動電路。
本發(fā)明的另外一個技術方案如下一種消除運算放大器偏移電壓的運算放大器驅動電路,包含第一晶體管,其中,該第一晶體管的柵極與漏極相連接;第二晶體管,其中,該第二晶體管的漏極與所述第一晶體管的漏極相連接,形成第一電流路徑,且該第二晶體管的柵極定義為第一輸入端;第一開關;第三晶體管,其中,該第三晶體管的柵極經由所述第一開關與該第三晶體管的漏極相連;第四晶體管,其中,該第四晶體管的漏極與所述第三晶體管的漏極相連接,形成第二電流路徑,并于第四晶體管的漏極產生差動電壓,且該第四晶體管的柵極定義為第二輸入端,且該第四晶體管的源極與該第二晶體管的源極連接至地;電容,連接于所述第一晶體管與所述第三晶體管的柵極之間;輸出增益級,接收所述差動電壓并產生一輸出電壓;第二開關,連接所述第一輸入端與所述第二輸入端之間;以及第三開關,連接所述第一輸入端與所述輸出增益級的輸出端之間;
其中在偏移電壓儲存階段時,所述第一開關與所述第二開關導通、所述第三開關斷路,將偏移電壓儲存在前述電容;而在輸出電壓階段時,所述第一開關與所述第二開關斷路、所述第三開關導通,將信號經由輸出增益級輸出。
優(yōu)選的,還包含電流源,連接于所述第二晶體管的源極、所述第四晶體管的源極與地之間。
優(yōu)選的,所述第一輸入端為負輸入端。
優(yōu)選的,所述第二輸入端為正輸入端。
優(yōu)選的,所述第一晶體管與所述第三晶體管為P溝道場效應晶體管。
優(yōu)選的,所述第二晶體管與前述第四晶體管為N溝道場效應晶體管。
由于該運算放大器驅動電路由運算放大器的輸出端直接對電容充放電,因此不需提高輸入信號的驅動能力,且可縮短電容充放電時間。
圖1A是現(xiàn)有技術的運算放大器消除偏移電壓的運算放大器驅動電路;圖1B是圖1A的運算放大器驅動電路的偏移電壓取樣階段的開關狀態(tài);圖1C是圖1A的運算放大器驅動電路的偏移電壓保持階段的開關狀態(tài);圖2A和2B是具有斬波器的運算放大器的電路圖。
圖3A為本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路的電路圖,且該運算放大器驅動電路是處于輸入電壓儲存階段;圖3B為圖3A運算放大器驅動電路的簡化圖;圖4A為本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路的電路圖,且該運算放大器驅動電路是處于輸出電壓階段;圖4B為圖4A運算放大器驅動電路的簡化圖;圖5A與5B為本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路第二實施例的電路圖,其中圖5A為偏移電壓取樣的開關狀態(tài),而圖5B為偏移電壓保持的開關狀態(tài)。
具體實施例方式
下面參考附圖詳細說明本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路。
一般的運算放大器正輸入端與負輸入端的接腳均固定,無法交換。但具有斬波器(chopper)的運算放大器則可經由切換信號來控制正輸入端與負輸入端的接腳。圖2A與2B顯示不同接腳的具有斬波器的運算放大器的電路圖。如圖2A與2B所示,該具有斬波器的運算放大器20除了包含一般運算放大器的四個晶體管211、212、213、214、輸出放大級(Output Gain Stage)22、以及電流源23之外,還包含四個開關SW21、SW22、SW23以及SW24。晶體管211、212串接在一起,且晶體管213、214串接在一起。晶體管212、214的柵極互相連接,且晶體管211、213的源極互相連接后經由電流源23接地。開關SW21連接于晶體管212的柵極與漏極之間,開關SW23連接于晶體管214的柵極與漏極之間。由于晶體管212、214的柵極互相連接,所以開關SW21與開關SW23的其中一端亦互相連接。晶體管212的漏極經由開關SW22與SW24連接至晶體管214的漏極。而開關SW22與SW24的連接點的信號連接至輸出放大級22的輸入端。而開關SW21、SW22、SW23以及SW24的導通由切換信號控制。
將晶體管213、211的柵極分別定義為第一輸入端與第二輸入端。如圖2A所示,當開關SW21與SW24導通,且開關SW22與SW23斷路時,第一輸入端為正輸入端而第二輸入端為負輸入端。另外,如圖2B所示,當開關SW21與SW24斷路,且開關SW22與SW23導通時,第一輸入端為負輸入端而第二輸入端為正輸入端。
圖3A為本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路第一實施例的電路圖,圖中該運算放大器驅動電路處于輸入電壓儲存階段。圖3B為圖3A運算放大器驅動電路的簡化圖。圖4A為本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路第一實施例的電路圖,圖中該運算放大器驅動電路是處于輸出電壓階段。圖4B為圖4A運算放大器驅動電路的簡化圖。
如圖3A所示,本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路30包含第一開關SW31、第二開關SW32與第三開關SW33、具有斬波器的運算放大器31、以及電容32。輸入電壓Vin經由第一開關SW31接到具有斬波器的運算放大器31的第一輸入端A。具有斬波器的運算放大器31的輸出端經由第二開關SW32反饋到第一輸入端A。而具有斬波器的運算放大器31的輸出端經由第三開關SW33反饋到第二輸入端B,且第二輸入端B經由電容32接地。在此輸入電壓儲存階段,具有斬波器的運算放大器31的第一輸入端為正輸入端,第二輸入端為負輸入端。
請參考圖3B,運算放大器31的第一輸入端(正輸入端)接收輸入電壓Vin,運算放大器31的第二輸入端(負輸入端)和輸出端和電容32連接在一起。所以,電容32便可以藉由該運算放大器31的輸出端充電,并儲存運算放大器的輸出電壓。假設此時運算放大器的偏移電壓為正偏移電壓。此時電容32所儲存的電壓Vc為輸入電壓Vin加上運算放大器31的偏移電壓Vos。運算放大器311為理想且沒有偏移電壓的運算放大器。
Vc=Vin+Vos ...(1)接著將圖3A的運算放大器驅動電路的輸入電壓儲存階段切換到圖4A的運算放大器驅動電路的電壓輸出階段。亦即,將運算放大器31的正輸入端和負輸入端互換,而運算放大器31的偏移電壓也因輸入端互換的關系,由正偏移電壓變成負偏移電壓。
如圖4A所示,運算放大器驅動電路30’的組成與圖3A的運算放大器驅動電路30相同,其差異為第一開關SW31與第二開關SW33斷路,且第二開關SW32導通。同時,運算放大器驅動電路30’的具有斬波器的運算放大器31的第一輸入端A為負輸入端,第二輸入端B為正輸入端。
請參考圖4B,運算放大器31的輸出端反饋到第一輸入端(負輸入端),而運算放大器31的第二輸入端(正輸入端)接收電容32的電壓作為輸入電壓Vin。所以此時的輸出電壓Vout為電容電壓Vc減去偏移電壓Vos。
Vout=Vc-Vos ...(2)將第(1)式帶入第(2)式即可推導出輸出電壓Vout等于輸入電壓Vin。
Vout=Vin+Vos-Vos=Vin...(3)因此,在電壓輸出階段所產生的輸出電壓Vout等于輸入電壓Vin,完全不受運算放大器31的偏移電壓Vos所影響。所以,即使運算放大器因制造工藝的關系,造成每個運算放大器所輸出的偏移電壓不相同亦不會影響輸出電壓Vout。而且,由于電容32所儲存的電壓Vc是在輸入電壓儲存階段由運算放大器31的輸出端直接驅動,所以不需提高輸入信號的驅動能力并可縮短輸入電壓儲存階段的時間。本發(fā)明的消除運算放大器偏移電壓的運算放大器驅動電路可應用于TFT-LCD的源極驅動電路以及其它需要源極驅動電路的裝置。
圖5A與5B為本發(fā)明消除運算放大器偏移電壓的運算放大器驅動電路第二實施例的電路圖,其中圖5A為偏移電壓取樣的開關狀態(tài),而圖5B為偏移電壓保持的開關狀態(tài)。
如圖5A與5B所示,消除運算放大器偏移電壓的運算放大器驅動電路50除了包含一般運算放大器的四個晶體管211、212、213、214、輸出放大級(Output Gain Stage)22、以及電流源23之外,還包含三個開關SW51、SW52、SW53以及一個電容54。晶體管211、212形成第一電流路徑,而晶體管213、214形成第二電流路徑,第一電流路徑與第二電流路徑形成差動放大電路,且晶體管212與晶體管214的柵極經由電容54連接。而晶體管214的柵極經由開關SW51連接于晶體管214的漏極、晶體管211的柵極經由開關SW52連接于晶體管213的柵極、以及晶體管211的柵極經由開關SW53連接于輸出增益級22的輸出端。在此實施例中,晶體管212、214為P溝道場效應晶體管(PMOS晶體管),而晶體管211、213為N溝道場效應晶體管(NMOS晶體管)。
圖5A所示的消除運算放大器偏移電壓的運算放大器驅動電路為偏移電壓取樣的開關狀態(tài),此時開關SW51、SW52導通,而開關SW53斷路。所以,電流鏡的兩個PMOS晶體管的柵極和漏極端相連,且該運算放大器的兩輸入端IP與IN一起連接到同一輸入電壓,用于提供差動放大電路的輸入信號。當沒有制造工藝因素時,此兩條電流路徑的電流值是相同的,但是加入制造工藝因素后,此兩條電流路徑電流是些微的不相同。此時利用電容54來儲存兩條流不同電流路徑的PMOS晶體管的柵極電壓差。
圖5B所示的消除運算放大器偏移電壓的運算放大器驅動電路為偏移電壓保持的開關狀態(tài),此時開關SW51、SW52斷路,而開關SW53導通。此時,運算放大器回到正常操作的連接,也就是輸入端IN接到運算放大器輸出端的電壓反饋端。電流路徑上的PMOS晶體管212、214的柵極之間加上一電容,此電容儲存兩個電流路徑微小的電壓差。利用此電容54讓兩條電流路徑分別供應所需的電流來抵消因制造工藝所造成的輸出電壓漂移。
所以,如圖5A與5B所示,輸入端電壓信號不需直接驅動電容54來進行充放電,且利用改變電流鏡的電流來消除因制造工藝產生的偏移電壓。
以上雖以實施例說明本發(fā)明,但并不因此限定本發(fā)明之范圍,只要不脫離本發(fā)明之要旨,該行業(yè)者可進行各種變形或變更。
以上所述僅是本發(fā)明的優(yōu)選實施方式,應當指出,對于本技術領域的普通技術人員來說,在不脫離本發(fā)明原理的前提下,還可以做出若干改進和潤飾,這些改進和潤飾也應視為本發(fā)明的保護范圍。
權利要求
1.一種消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,包括具有斬波器的運算放大器,該運算放大器具有第一輸入端、第二輸入端以及輸出端;第一開關,具有第一端和第二端,其中該第一端接收輸入電壓,且該第二端連接至所述運算放大器的所述第一輸入端;第二開關,連接于所述運算放大器的第一輸入端與所述運算放大器的輸出端;第三開關,連接所述運算放大器的第二輸入端與所述運算放大器的輸出端;以及電容,連接于所述運算放大器的第二輸入端與電源地;其中在輸入電壓儲存階段時,所述第一開關與所述第三開關導通、所述第二開關斷路、所述第一輸入端切換為正輸入端以及所述第二輸入端切換為負輸入端;而在輸出電壓階段時,所述第一開關與所述第三開關斷路、所述第二開關導通、所述第一輸入端切換為負輸入端以及所述第二輸入端切換為正輸入端。
2.如權利要求1所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,所述具有斬波器的運算放大器由控制信號控制所述第一輸入端與所述第二輸入端作正輸入端與負輸入端的切換。
3.如權利要求1所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,所述具有斬波器的運算放大器包含第一晶體管、第二晶體管、第三晶體管和第四晶體管、電流源、輸出放大級、第四開關、第五開關、第六開關和第七開關;其中,該第一晶體管和該第二晶體管的漏極相接,該第三晶體管和該第四晶體管的漏極相接,該第一晶體管和該第三晶體管的柵極相接,該第一晶體管的漏極通過該第四開關耦接該第三晶體管的柵極,該第一晶體管的柵極通過該第五開關耦接該第三晶體管的漏極,該第一晶體管的漏極通過該第六開關耦接該輸出放大級的輸入端,該輸出放大級的輸入端通過該第七開關耦接該第三晶體管的漏極,該第二晶體管的源極與該第四晶體管的源極通過該電流源耦接至地,該第四晶體管的柵極為第一輸入端,該第二晶體管的柵極為第二輸入端;當該第四開關和該第七開關導通、且該第五開關和該第六開關斷路時,該第一輸入端為正輸入端而該第二輸入端為負輸入端;當該第四開關和該第七開關斷路、且該第五開關和該第六開關導通時,該第一輸入端為負輸入端而該第二輸入端為正輸入端。
4.根據(jù)權利要求1所述的消除運算放大器的偏移電壓的運算放大器驅動電路,其特征在于,該電路作為薄膜晶體管液晶顯示器的源極驅動電路。
5.一種消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,包含第一晶體管,其中,該第一晶體管的柵極與漏極相連接;第二晶體管,其中,該第二晶體管的漏極與所述第一晶體管的漏極相連接,形成第一電流路徑,且該第二晶體管的柵極定義為第一輸入端;第一開關;第三晶體管,其中,該第三晶體管的柵極經由所述第一開關與該第三晶體管的漏極相連;第四晶體管,其中,該第四晶體管的漏極與所述第三晶體管的漏極相連接,形成第二電流路徑,并于第四晶體管的漏極產生差動電壓,且該第四晶體管的柵極定義為第二輸入端,且該第四晶體管的源極與該第二晶體管的源極連接至地;電容,連接于所述第一晶體管與所述第三晶體管的柵極之間;輸出增益級,接收所述差動電壓并產生一輸出電壓;第二開關,連接所述第一輸入端與所述第二輸入端之間;以及第三開關,連接所述第一輸入端與所述輸出增益級的輸出端之間;其中在偏移電壓儲存階段時,所述第一開關與所述第二開關導通、所述第三開關斷路,將偏移電壓儲存在前述電容;而在輸出電壓階段時,所述第一開關與所述第二開關斷路、所述第三開關導通,將信號經由輸出增益級輸出。
6.如權利要求5所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,還包含電流源,連接于所述第二晶體管的源極、所述第四晶體管的源極與地之間。
7.根據(jù)權利要求5所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,所述第一輸入端為負輸入端。
8.如權利要求7所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,所述第二輸入端為正輸入端。
9.如權利要求5所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,所述第一晶體管與所述第三晶體管為P溝道場效應晶體管。
10.如權利要求9所述的消除運算放大器偏移電壓的運算放大器驅動電路,其特征在于,所述第二晶體管與前述第四晶體管為N溝道場效應晶體管。
全文摘要
一種消除運算放大器偏移電壓的運算放大器驅動電路。該運算放大器驅動電路包含具有斬波器的運算放大器,該運算放大器具有第一輸入端、第二輸入端以及輸出端;第一開關,接收一輸入電壓并連接至運算放大器的第一輸入端;第二開關,連接于運算放大器的第一輸入端與運算放大器的輸出端;第三開關,連接于運算放大器的第二輸入端與運算放大器的輸出端;以及電容,連接于運算放大器的第二輸入端。由于該運算放大器驅動電路由運算放大器的輸出端直接對電容充放電,且運算放大器的第一輸入端與第二輸入端的極性可交換,因此該運算放大器驅動電路不需提高輸入信號的驅動能力,且可縮短電容充放電時間和消除偏移電壓。
文檔編號H03F3/45GK101059940SQ20061007583
公開日2007年10月24日 申請日期2006年4月18日 優(yōu)先權日2006年4月18日
發(fā)明者林崑宗 申請人:凌陽科技股份有限公司